VHDL
VHDL
(Very high speed integrated Hardwere Description Language) adalah sebuah bahasa pemrograman
VHSIC (Very High Speed Intregated Circuit) yang dikembangkan oleh IEEE
(Institute of Electrical and Electronic Engineering ).. Pada VHDL, konsep
sertasyntax banyak diperlukan untuk mengerti bagaimana rancangan VHDL
sebagai bagian dari pemrograman FPGA. Dalam kebanyakan kasus, keputusan memilih
dan menggunakan kode VHDL daripada kode Verilog atau SystemC,
sangat tergantung pada pilihan perancang itu sendiri dan lebih kepada
ketersediaan software pendukung serta kebutuhan perusahaan.
VHDL
adalah termasuk bahasa pemodelan yang digunakan untuk merancang atau memodelkan
rangkaian digital. Lalu keuntungan apa yang diperoleh dengan menggunakan VHDL
sebagai bahasa pemodelan
Tidak ada komentar:
Posting Komentar